# WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro



INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L

(11) Internationale Veröffentlichungsnummer: WO 97/19463

A2

(43) Internationales Veröffentlichungsdatum:

29. Mai 1997 (29.05.97)

(21) Internationales Aktenzeichen:

PCT/DE96/02194

(22) Internationales Anmeldedatum:

18. November 1996

(18.11.96)

(81) Bestimmungsstaaten: CN, JP, KR, RU, UA, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU. MC, NL, PT, SE).

(30) Prioritätsdaten:

195 43 427.7

21. November 1995 (21.11.95) DE

Veröffentlicht

Ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts.


(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): HOUDEAU, Detlef [DE/DE]; Blumenstrasse 28, D-84085 Langquaid (DE). STAMPKA, Peter [DE/DE]; Klardorfer Strasse 41 A, D-92421 Schwandorf (DE).

(54) Title: CHIP MODULE

(54) Bezeichnung: CHIPMODUL



### (57) Abstract

The invention concerns a chip module having a contact layer (2) produced from an electrically conductive material and having a plurality of contact elements (4) and a semiconductor chip (7) with chip connections which are disposed on the main surface (5) of the semiconductor chip (7) and are each electrically connected to a contact element (4) of the contact layer (2). Furthermore, provided on the surface of the electrically conductive contact layer (2) facing the semiconductor chip (7) is a thin insulation film (10) of electrically insulating material which has an adhesive or bonding function both on its front face facing the contact layer (2) and on its rear face (8) remote from the contact layer (2).

### (57) Zusammenfassung

Die Erfindung bezieht sich auf ein Chipmodul mit einer aus elektrisch leitendem Material gefertigten Kontaktschicht (2) mit mehreren Kontaktelementen (4) und einem Halbleiterchip (7) mit auf der Hauptfläche (5) des Halbleiterchips (7) angeordneten Chipanschlüssen, die jeweils elektrisch mit einem Kontaktelement (4) der Kontaktschicht (2) verbunden sind. Des weiteren ist auf der dem Halbleiterchip (7) zugewandten Oberfläche der elektrisch leitenden Kontaktschicht (2) eine dünne Isolationsfolie (10) aus elektrisch isolierendem Material vorgesehen, welche sowohl auf ihrer der Kontaktschicht (2) zugewandten Vorderseite als auch auf ihrer der Kontaktschicht (2) abgewandten Rückseite (8) eine Haft- bzw. Klebefunktion besitzt.

### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AM	Armenien	GB	Vereinigtes Königreich	MX	Mexiko
AT	Osterreich	GE	Georgien	NE	Niger
ΑU	Australien	GN	Guinea	NL	Niederlande
BB	Barbados	GR	Griechenland	NO	Norwegen
BE	Belgien	HU	Ungarn	NZ	Neuseeland
BF	Burkina Faso	IE	Irland	PL	Polen
BG	Bulgarien	IŤ	Italien	PT	Portugal
ВJ	Benin	JP	Japan	RO	Rumanien
BR	Brasilien	KE	Kenya	RU	Russische Föderation
BY	Belarus	KG	Kirgisistan	SD	Sudan
CA	Kanada	KP	Demokratische Volksrepublik Korea	SE	Schweden
CF	Zentrale Afrikanische Republik	KR	Republik Korea	SG	Singapur
CG	Kongo	KZ	Kasachstan	SI	Slowenien
CH	Schweiz	Ll	Liechtenstein	SK	Slowakei
CI	Côte d'Ivoire	LK	Sri Lanka	SN	Senegal
CM	Kamerun	LR	Liberia	SZ	Swasiland
CN	China	LK	Litauen	TD	Tschad
CS	Tschechoslowakei	LU	Luxemburg	TG	Togo
CZ	Tschechische Republik	LV	Lettland	TJ	Tadschikistan
DE	Deutschland	MC	Monaco	TT	Trinidad und Tobago
DK	Dänemark	MD	Republik Moldau	UA	Ukraine
EE	Estland	MG	Madagaskar	UG	Uganda
ES	Spanien	ML	Mali	US	Vereinigte Staaten von Amerika
Fí	Finnland	MN	Mongolei	UZ	Usbekistan
FR	Frankreich	MR	Mauretanien	VN	Vietnam
GA	Gabon	MW	Malawi		

20

25

30

35

1

### Beschreibung

Bezeichnung der Erfindung: Chipmodul

Die Erfindung bezieht sich auf ein Chipmodul mit einer aus elektrisch leitendem Material gefertigten Kontaktschicht mit mehreren Kontaktelementen und einem Halbleiterchip mit auf der Hauptfläche des Halbleiterchips angeordneten Chipanschlüssen, die jeweils elektrisch mit einem Kontaktelement der Kontaktschicht verbunden sind, wobei auf der dem Halbleiterchip zugewandten Oberfläche der elektrisch leitenden Kontaktschicht eine dünne Isolationsfolie aus elektrisch isolierendem Material vorgesehen ist, welche sowohl auf ihrer der Kontaktschicht zugewandten Vorderseite als auch auf ihrer der Kontaktschicht abgewandten Rückseite eine Haft- bzw. Klebefunktion besitzt.

Ein Chipmodul nach dem Oberbegriff des Anspruchs 1 ist beispielsweise aus der EP 0 391 790 Al, DE 42 32 625 Al, FR 2 673 041 Al, US 5 304 513, EP 0 527 438 A2 sowie US 4 674 175 bekannt geworden.

Die Anwendungsmöglichkeiten von in der Regel im Scheckkartenformat ausgebildeten Chipkarten sind aufgrund einer hohen funktionalen Flexibilität äußerst vielseitig geworden und nehmen mit der steigenden Rechenleistung und Speicherkapazität der verfügbaren integrierten Schaltungen weiterhin zu. Neben den derzeit typischen Anwendungsfeldern solcher Chipkarten in der Form von Krankenversichertenkarten, Gleitzeiterfassungskarten, Telefonkarten ergeben sich zukünftig insbesondere Anwendungen im elektronischen Zahlungsverkehr, bei der Zugriffskontrolle auf Rechner, bei geschützten Datenspeichern und dergleichen. Es gibt heute verschiedene Möglichkeiten, Chipkarten herzustellen. Bei den meisten Verfahren wird der eigentliche Halbleiterchip zunächst auf ein Chipmodul montiert, der auch die zumeist vergoldeten Kartenkontakte beinhaltet. Üblicherweise werden die Chipmodule auf einem End-

2

losband beziehungsweise Endlosgrundträger gefertigt, anschließend werden die einzelnen Chipmodule ausgestanzt und in die Chipkarte gebracht. Bei dieser Methode findet keine direkte Befestigung des Chips in der Karte statt, was den Vorteil besitzt, dass die Biegekräfte weitgehend vom Chip abgehalten werden, die bei einer mechanischen Belastung der Chipkarte entstehen können. Bei der Herstellung von Chipmodulen wird derzeit am häufigsten das sogenannte Draht-Bond-Verfahren angewendet, bei dem die Chipanschlüsse des die eigentliche elektronische Schaltung tragenden Halbleiterchips mit dünnen Bonddrähten mit den einzelnen Kontaktelementen der Kontaktschicht verbunden werden. Der Halbleiterchip selbst wird entweder unmittelbar oder über eine isolierende Zwischenschicht auf die Kontaktschicht geklebt, wobei bei den zum Einsatz kommenden Chipklebstoffen, die in der Regel in flüssiger oder zähflüssiger Konsistenz aufgetragen werden, der Nachteil besteht, dass bei ungeeigneter Dosierung oder bei Prozeßunregelmäßigkeiten Produktionsausfälle resultieren können. Bei einer zu hohen Dosierung des aufgetragenen Chipklebstoffes besteht beispielsweise die Gefahr, einige für die Bondkontaktierung notwendigen Bondlöcher zu verkleben, wodurch sie unbrauchbar werden, wohingegen bei einer zu geringen Dosierung des Klebstoffes eine unzureichende Chipfixierung auf der Zwischenschicht bzw. der metallischen Kontaktschicht erfolgen kann. Außerdem besteht bei einem Auftrag von flüssigem Chipklebstoff die Gefahr einer Veränderung der Form und Lage der benötigten Bondlöcher, was wiederum zu erhöhten Produktionsausfällen führen kann oder eine höhere Prozeßkontrolle erforderlich macht. Zum Schutz gegen Umwelteinflüsse werden der Halbleiterchip und die Bonddrähte durch eine Vergußmasse abgedeckt. Der Vorteil dieses Herstellungsverfahrens liegt an sich darin, dass es sich weitgehend an das in der Halbleiterindustrie übliche Verfahren zur Verpackung von Chips in Standardgehäusen anlehnt, und dadurch preisgünstiger ist. Der Nachteil bei diesem Verfahren liegt weiterhin darin, dass sowohl die Bauhöhe wie auch die Länge und Breite des Moduls deutlich größer ausfallen als beispielsweise beim soge-

10

15

20

25

30

10

15

20

25

35

nannten TAB-Modul, bei dem die Anschlußflächen (Pads) des Halbleiterchips mit galvanisch aufgebrachten metallischen Höckern versehen sind, die zur unmittelbaren Befestigung der elektrisch leitenden Kontaktflächen durch Lötverbindung dienen, und somit eine Abdeckung von Bonddrähten nicht erforderlich ist. Für den Einbau des Chipmoduls in die Chipkarte haben sich derzeit drei verschiedene Verfahren durchgesetzt, das Laminierverfahren, das Einsetzen in gefräste Hohlräume, sowie das Montieren in fertig gespritzte Karten. Bei sämtlichen Einbauverfahren besteht beim Kartenhersteller der Nachteil, Chipmodule mit unterschiedlichen Baugrößen, die aus der unterschiedlichen Chipfläche des verwendeten Halbleiterchips resultieren, in die Karte einsetzen zu müssen. Die aufgrund von unterschiedlichen Chipflächen von typischerweise etwa 1 mm² bis 20 mm² resultierende Modulvielfalt führt auch beim Modulhersteller zu erhöhten Materialkosten aufgrund einer verringerten Abnahmemenge pro Modulvariante und zu einem erhöhten Logistikaufwand. Beim Kartenhersteller ergeben sich aufgrund der unterschiedlichen Modultypen verschiedene Abmessungen der Kartenhohlräume für den Einbau des Moduls und damit erhöhte Werkzeugkosten bzw. Verfahrenskosten.

Der Erfindung liegt die Aufgabe zugrunde, ein universell verwendbares Chipmodul zur Verfügung zu stellen, welches unabhängig von der Chipgröße des jeweils verwendeten Halbleiterchips bei einer hohen Zuverlässigkeit und ausreichenden Lebensdauer einfacher und damit kostengünstiger herstellbar ist.

30 Diese Aufgabe wird durch ein Chipmodul gemäß Anspruch 1 gelöst.

Erfindungsgemäß ist vorgesehen, dass auf der dem Halbleiterchip zugewandten Oberfläche der elektrisch leitenden Kontaktschicht eine dünne Isolationsfolie aus elektrisch isolierendem Material vorgesehen ist, welche sowohl auf ihrer der Kontaktschicht zugewandten Vorderseite als auch auf ihrer der

4

Kontaktschicht abgewandten Rückseite eine Haftfunktion besitzt, wobei die Haftfunktion des Materials der dünnen Isolationsfolie von einem auf die dunne Isolationsfolie ausgeübten mechanischen Druck abhängt. Der dünnen Isolationsfolie kommt neben der Wirkung einer elektrisch isolierenden Schicht zwischen Halbleiterchip und/oder Stützrahmen und Kontaktschicht dem Prinzip der Erfindung folgend gleichzeitig eine die Verbindung zwischen Halbleiterchip und Kontaktschicht gewährleistende Funktion zu. Hierbei ermöglicht die dunne Isolationsfolie zum einen eine möglichst vollflächig gute Haftung zur metallischen Kontaktschicht und zum anderen auf der dieser gegenüberliegenden Seite eine gute Haftung zum Halbleiterchip bzw. zum Epoxytape bzw. dem Stützrahmen. Durch die Haftverbindung zum Halbleiterchip bzw. zur Metallschicht vermittels der dünnen Isolationsfolie kann das Modul bei einer hohen Zuverlässigkeit und ausreichenden Langzeitstabilität schnell und einfach hergestellt werden. Bei einer bevorzugten Ausführung der dünnen Isolationsfolie kann dieser die Wirkung einer auf Druck empfindlichen Haftschicht dergestalt zukommen, dass der während des Auflaminierens der Kontaktschicht und des Epoxytapes bzw. des Stützrahmens erzeugte Walzendruck eine zur Kraftwirkungslinie bzw. -richtung senkrecht erzeugte Scherspannung in der druckempfindlichen Isolationsfolie erzeugt. Die Haftschicht wird in dieser Richtung vorzugsweise durch eine entsprechende Ausrichtung von Molekülketten innerhalb der Haftschicht mikroplastisch. Dies reicht aus, um eine Mikroformgebung und damit Anpassung der Oberfläche der Haftschicht zum jeweiligen Verbindungspartner zu erzeugen und somit eine ausreichende Haftfestigkeit zu gewährleisten. Der Einsatz der dünnen Isolationsfolie als Haftschicht für den Halbleiterchip bzw. den Stützrahmen erübrigt die Aufbringung eines weiteren Klebemittels, insbesondere eines solchen von flüssiger Konsistenz.

10

15

20

25

30

35 Als geeignetes Material für die dünne Isolationsfolie mit solchen druckempfindlichen Hafteigenschaften kommt insbesondere ein Acrylat und/oder einen Naturstoff, insbesondere Kautschuk, und/oder ein Silicon, und/oder ein Styrol-Copolymerisat, insbesondere ein Butadien, und/oder ein Isopren oder dergleichen in Frage.

Die als Haftschicht wirkende Isolationsfolie kann bei einer besonders einfachen Ausführung einlagig ausgebildet sein. Darüber hinaus kann bei einer weiteren Ausführung der Erfindung die dünne Isolationsfolie auch einen Mehrlagenaufbau aufweisen. Bei einer solchen Anordnung kann die dünne Isolationsfolie aus zwei Haftlagen und einer zwischen den Haftlagen angeordneten mittleren Trägerlage bestehen. Hierbei kann die Trägerlage aus einem hochtemperaturstabilen Kunststoffmaterial, insbesondere einem Thermoplast-Material hergestellt sein.

15

20

25

30

35

Weiterhin kann vorgesehen sein, dass auf der der Kontaktschicht abgewandten Rückseite der dünnen Isolationsfolie der Halbleiterchip und/oder ein insbesondere am Randbereich der Kontaktschicht angeordneter und den Halbleiterchip umgebender Stützrahmen aus elektrisch isolierendem Material durch Haftverbindung befestigt ist.

Bei einer weiterhin bevorzugten Ausführung des Chipmoduls kann vorgesehen sein, dass die zwischen der elektrisch leitenden Kontaktschicht und dem Halbleiterchip vorgesehene dünne Isolationsfolie mit einer Vielzahl von Bondlöchern versehen ist, bei welcher die Bondlöcher hinsichtlich deren Anordnung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kontaktelement der Kontaktschicht derart beschaffen sind, dass bei einer beliebigen Lage und insbesondere beliebigen Grundfläche des befestigten Halbleiterchips eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte mit einem jeweils zugehörenden Kontaktelement der Kontaktschicht unter Berücksichtigung der geltenden Montagevorschriften der Bonddrähte bewerkstelligt werden kann. Diese Ausführung der Erfindung ermöglicht ein universell einsatzbares Modul mit einheitlichen äußeren Abmessungen, welche unabhängig sind von der Grö-

6

Be des jeweils verwendeten Halbleiterchips. Dadurch können sowohl bei der Herstellung des Chipmoduls, als auch beim Einbau des Moduls in die Chipkarte erhebliche Fertigungskosten eingespart werden und der Logistikaufwand in beiden Bereichen verringert werden.

Hierbei kann insbesondere vorgesehen sein, dass die dünne Isolationsfolie an den Stellen der Bondlöcher und/oder an der Stelle des am Chipmodul zu befestigenden Halbleiterchips ausgestanzt ist, und ansonsten über die gesamte Fläche der Kontaktschicht annähernd durchgehend geschlossen ausgebildet ist. Das erfindungsgemäße Chipmodul kann bei allen derzeit im Einsatz befindlichen Kontaktschichten nach ISO-Standard verwendet werden, wobei derzeit hauptsächlich eine Anzahl von sechs oder acht Kontaktelementen üblich ist.

Bei einer besonders bevorzugten Ausführung der Erfindung ist vorgesehen, dass die zwischen der elektrisch leitenden Kontaktschicht und dem Halbleiterchip vorgesehene dünne Isolationsfolie pro zugeordnetem Kontaktelement wenigstens zwei Bondlöcher aufweist. Erforderlichenfalls kann in Abhängigkeit der in der Regel nach ISO-Standards vorbestimmten Anordnung und Geometrie des Kontaktfeldes mit den Kontaktelementen und in Abhängigkeit der tatsächlich verwendeten Chiptypen unter Berücksichtigung der gängigen Montagevorschriften hinsichtlich der Bonddrähte, die insbesondere eine maximale Länge der Bonddrähte vorschreiben, die genaue Geometrie, Anordnung und Anzahl der Bondlöcher für jedes Kontaktelement der Kontaktfläche unterschiedlich gestaltet sein.

30

35

10

15

20

25

Bei einer bevorzugten Ausführung der Erfindung kann vorgesehen sein, dass ein insbesondere am Randbereich der Kontaktschicht vermittels der dünnen Isolationsfolie verbundener und den Halbleiterchip umgebender Stützrahmen aus elektrisch isolierendem Material vorgesehen ist. Der Stützrahmen kann insbesondere aus einem Glasepoxymaterial hergestellt sein und vorzugsweise eine Stärke von etwa bis zum 125 µm besitzen.

Darüber hinaus kann insbesondere bei großflächigen und dadurch bruchempfindlicheren Halbleiterchips zusätzlich ein den Chip umgebender Versteifungsrahmen auf der Isolationsfolie durch Haftverbindung befestigt sein.

5

10

Gegenüber den verwendeten Schichtstärken der metallischen Kontaktschicht und des Stützrahmens aus elektrisch isolierenden Material kann die zwischen der elektrisch leitenden Kontaktschicht und der Halbleiterschicht angeordnete dünne Isolationsfolie eine wesentlich geringere Gesamtstärke besitzen, beispielsweise von deutlich weniger als etwa 30  $\mu$ m, solange eine ausreichende elektrische Isolationswirkung der Isolationsfolie gegeben ist.

- Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung. Es zeigt:
- Figur 1 eine schematische Schnittansicht des in einen Karten-20 körper eingesetzten Chipmoduls gemäß Erfindung; und
  - Figur 2 eine schematische Draufsicht eines Chipmoduls gemäß einem Ausführungsbeispiel der Erfindung.
- Das in den Figuren 1 und 2 dargestellte Chipmodul 1 besitzt 25 eine in der Regel nach einem ISO-Standard mit genormten Abmessungen versehene und eine Stärke von etwa 30 μm bis etwa  $70 \ \mu m$  aufweisende metallische Kontaktschicht 2 mit auf der Vorderseite mit Kontaktflächen 3 versehenen Kontaktelementen 4 und einen in dem Chipmodul zu befestigenden Halbleiterchip 30 7, welcher auf seiner Hauptfläche 5 der Übersichtlichkeit halber nicht näher dargestellte Chipanschlüsse bzw. Pad-Anschlußflächen besitzt, die mittels Bonddrähten 6 mit der Rückseite 8 des dem jeweiligen Chipanschlusses zugeordneten Kontaktelementes 4 elektrisch verbunden sind. Erfindungsgemäß 35 ist vorgesehen, dass zwischen der elektrisch leitenden Kontaktschicht 2 und dem Halbleiterchip 7 eine mit einer Viel-

8

zahl von Bondlöchern 9 versehene, dünne Isolationsfolie 10 mit Haftfunktion vorgesehen ist. Die Bondlöcher sind hinsichtlich Anordnung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kontaktelement 4 der Kontaktschicht 2 derart beschaffen, dass bei einer beliebigen Lage und Grundfläche des befestigten Halbleiterchips 7 eine Kontaktierung der Chipanschlüsse mittels der Bonddrähte 6 unter Berücksichtigung der gängigen Montagevorschrift, d.h. vorbestimmten maximalen Bonddrahtlänge, mit einem jeweils zugehörenden Kontaktelement 4 der Kontaktschicht 2 bewerkstelligt werden kann. Wie in den Figuren dargestellt ist die dünne Isolationsfolie 10 an den Stellen der Bondlöcher 9 ausgestanzt, und ansonsten über die gesamte Fläche der Kontaktschicht 2 annähernd durchgehend geschlossen ausgebildet. Bei einer weiteren Ausführungsform, welche in den Figuren nicht näher dargestellt ist, kann darüber hinaus die dünne Isolationsfolie 10 an der Stelle des zu befestigenden Halbleiterchips 7 mit einer der Grundfläche des Halbleiterchips 7 entsprechenden Ausstanzung versehen sein. In diesem Fall kann der Halbleiterchip in die vorgesehene Ausstanzung der Isolationsfolie gesetzt und direkt auf der Rückseite 8 der Kontaktschicht 2 befestigt werden, beispielsweise durch Die-Bonding.

Gemäß Figur 1 kann ein insbesondere am Randbereich der Kontaktschicht 2 mit der Isolationsfolie 10 verbundener und den Halbleiterchip 7 umgebender Stützrahmen 11 aus Glasepoxy-Material vorgesehen sein, der auch als Trägerrahmen des Chipmoduls dient und mit Klebeflächen versehen in den beispielsweise gefrästen Hohlraum 12 der Chipkarte 13 montiert wird.

30

10

15

20

25

Die Figur 2 zeigt in schematischer Aufsicht nähere Einzelheiten eines insbesondere bevorzugten Ausführungsbeispieles der Erfindung, bei dem das Chipmodul 1 eine Kontaktschicht 2 mit einer Anzahl von acht Kontaktelementen 4a bis 4h besitzt, wobei gemäß Figur 2 ein relativ kleinflächiger Halbleiterchip 7a, und gemäß Figur 3 ein relativ großflächiger Halbleit rchip 7b montiert ist. Wie dargestellt sind die Bondlöcher 9

9

der dünnen Isolationsfolie 10 so beschaffen, dass bei den Kontaktelementen 4a bis 4d jeweils eine Anzahl von drei Bondlöchern 9a, 9b, 9c mit kreisrunder Querschnittsform vorgesehen sind, deren aufeinanderfolgende Anordnung der Mittelpunkte im wesentlichen annähernd der Formgebung des zugehörenden Kontaktelementes folgt, und bei den Kontaktelementen 4e bis 4h jeweils eine Anzahl von zwei Bondlöchern 9d, 9e mit länglichen Querschnittsformen vorgesehen sind, wobei die Abmessungen des Bondloches in Längserstreckung mit zunehmendem Abstand von der Mitte der Kontaktschicht zunehmen. Auf diese Weise kann eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte 6 mit einem jeweils zugehörenden Kontaktelement vermittels eines günstig gelegenen Bondloches unabhängig von der Grundfläche des Halbleiterchips bewerkstelligt werden.

10

10

### Patentansprüche

Chipmodul mit einer aus elektrisch leitendem Material gefertigten Kontaktschicht (2) mit mehreren Kontaktelementen
 (4) und einem Halbleiterchip (7) mit auf der Hauptfläche (5) des Halbleiterchips (7) angeordneten Chipanschlüssen, die jeweils elektrisch mit einem Kontaktelement (4) der Kontaktschicht (2) verbunden sind, wobei auf der dem Halbleiterchip (7) zugewandten Oberfläche der elektrisch leitenden Kontaktschicht (2) eine dünne Isolationsfolie (10) aus elektrisch isolierendem Material vorgesehen ist, welche sowohl auf ihrer der Kontaktschicht (2) zugewandten Vorderseite als auch auf ihrer der Kontaktschicht (2) abgewandten Rückseite (8) eine Haftfunktion besitzt,

dadurch gekennzeichnet, dass
die Haftfunktion des Materials der dünnen Isolationsfolie
(10) von einem auf die dünne Isolationsfolie (10) ausgeübten
mechanischen Druck dergestalt abhängt, dass durch eine senkrecht zur Kraftwirkungslinie bzw. -richtung des ausgeübten
Druckes erzeugte Scherspannung eine mikroplastische Ausrichtung von Molekülketten innerhalb des Materials der Isolationsfolie und damit einhergehend eine Anpassung der Oberfläche
der Isolationsfolie zum jeweiligen Verbindungspartner für eine Haftwirkung erzeugt ist.

25

- 2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, dass das Material der dünnen İsolationsfolie (10) ein Acrylat und/oder einen Naturstoff, insbesondere Kautschuk, und/oder ein Silicon, und/oder ein Styrol-Copolymerisat, insbesondere ein Butadien, und/oder ein Isopren oder dergleichen aufweist.
- 3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dünne Isolationsfolie (10) einen Mehrlagenaufbau aufweist.

35

30

4. Chipmodul nach Anspruch 3, dadurch gekennzeichnet, dass die einen Mehrlagenaufbau besitzende dünne Isolationsfolie

WO 97/19463

20

11

PCT/DE96/02194

- (10) wenigstens zwei Haftlagen und eine zwisch n den Haftlagen angeordnete Trägerlage aufweist.
- 5. Chipmodul nach Anspruch 4, dadurch gekennzeichnet, dass die Trägerlage aus einem hochtemperaturstabilen Kunststoffmaterial, insbesondere einem Thermoplast-Material hergestellt ist.
- 6. Chipmodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass auf der der Kontaktschicht (2) abgewandten
  Rückseite (8) der dünnen Isolationsfolie (10) der Halbleiterchip (7) und/oder ein insbesondere am Randbereich der Kontaktschicht (2) angeordneter und den Halbleiterchip (7) umgebender Stützrahmen (11) aus elektrisch isolierendem Material
  durch Haftverbindung befestigt ist.
  - 7. Chipmodul nach Anspruch 6, dadurch gekennzeichnet, dass der Stützrahmen (11) aus Glasepoxy-Material hergestellt ist und eine Gesamtstärke von etwa bis zu 125 µm besitzt.
  - 8. Chipmodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die dünne Isolationsfolie (10) eine Stärke von weniger als etwa 30  $\mu m$  besitzt.
- 9. Chipmodul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die mit Kontaktelementen (4) versehene
  Kontaktschicht (2) eine Vielzahl von Kontaktflächen (3) aufweist und die auf der Hauptfläche des Halbleiterchips (7) angeordneten Chipanschlüsse mittels eine maximale Montagelänge
  besitzenden Bonddrähten (6) mit einer jeweils dem zugehörenden Chipanschluß zugeordneten Kontaktfläche (3) der Kontaktschicht (2) elektrisch verbunden sind.
- 10. Chipmodul nach Anspruch 9, dadurch gekennzeichnet, dass die zwischen der elektrisch leitenden Kontaktschicht (2) und dem Halbleiterchip (7) vorgesehene dünne Isolationsfolie (10) eine Vielzahl von Bondlöchern (9) besitzt, die hinsichtlich

12


deren Anordnung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kontaktelement (4) der Kontaktschicht (2) derart beschaffen sind, dass bei einer beliebigen Lage und Flächeninhalt des befestigten Halbleiterchips (7) eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte (6) mit einer jeweils zugehörenden Kontaktfläche (5) der Kontaktschicht (2) bewerkstelligt ist.

- 11. Chipmodul nach Anspruch 10, dadurch gekennzeichnet, dass die zwischen der elektrisch leitenden Kontaktschicht (2) und dem Halbleiterchip (7) vorgesehene dünne Isolationsfolie (10) pro zugeordneter Kontaktfläche (3) wenigstens zwei Bondlöcher (9) aufweist.
- 12. Chipmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass jeder Bonddraht (6) für die elektrische Kontaktierung der Chipanschlüsse mit den Kontaktflächen (3) der Kontaktschicht (2) eine maximale Montagelänge von etwa 3 mm aufweist.

20

25

13. Chipmodul nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die dünne Isolationsfolie (10) an den Stellen der Bondlöcher (9) und/oder an der Stelle des zu befestigenden Halbleiterchips (7) ausgestanzt ist, und ansonsten über die gesamte Fläche der Kontaktschicht (2) annähernd durchgehend geschlossen ausgebildet ist.



## WELTORGANISATION FÜR GEISTIGES EIGENTUM

Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L 23/498, 23/495, 23/538, G06K 19/077

(11) Internationale Veröffentlichungsnummer:

WO 97/19463

(43) Internationales Veröffentlichungsdatum:

29. Mai 1997 (29.05.97)

(21) Internationales Aktenzeichen:

PCT/DE96/02194

**A3** 

(22) Internationales Anmeldedatum:

18. November 1996 (18.11.96)

Patent (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht

Mit internationalem Recherchenbericht.

(88) Veröffentlichungsdatum des internationalen Recherchen-14. August 1997 (14,08,97)

(81) Bestimmungsstaaten: CN, JP, KR, RU, UA, US, europäisches

(30) Prioritätsdaten:

195 43 427.7

21. November 1995 (21.11.95) DE


(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): HOUDEAU, Detlef [DE/DE]; Blumenstrasse 28, D-84085 Langquaid (DE). STAMPKA, Peter [DE/DE]; Klardorfer Strasse 41 A, D-92421 Schwandorf (DE).

(54) Title: CHIP MODULE

(54) Bezeichnung: CHIPMODUL



(57) Abstract

The invention concerns a chip module having a contact layer (2) produced from an electrically conductive material and having a plurality of contact elements (4) and a semiconductor chip (7) with chip connections which are disposed on the main surface (5) of the semiconductor chip (7) and are each electrically connected to a contact element (4) of the contact layer (2). Furthermore, provided on the surface of the electrically conductive contact layer (2) facing the semiconductor chip (7) is a thin insulation film (10) of electrically insulating material which has an adhesive or bonding function both on its front face facing the contact layer (2) and on its rear face (8) remote from the contact layer (2).

### (57) Zusammenfassung

Die Erfindung bezieht sich auf ein Chipmodul mit einer aus elektrisch leitendem Material gefertigten Kontaktschicht (2) mit mehreren Kontaktelementen (4) und einem Halbleiterchip (7) mit auf der Hauptfläche (5) des Halbleiterchips (7) angeordneten Chipanschlüssen, die jeweils elektrisch mit einem Kontaktelement (4) der Kontaktschicht (2) verbunden sind. Des weiteren ist auf der dem Halbleiterchip (7) zugewandten Oberfläche der elektrisch leitenden Kontaktschicht (2) eine dünne Isolationsfolie (10) aus elektrisch isolierendem Material vorgesehen, welche sowohl auf ihrer der Kontaktschicht (2) zugewandten Vorderseite als auch auf ihrer der Kontaktschicht (2) abgewandten Rückseite (8) eine Haft- bzw. Klebefunktion besitzt.

### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AM	Armenien	GB	Vereinigtes Königreich	MX	Mexiko
AT	Osterreich	GE	Georgien	NE	Niger
ΑÜ	Australien	GN	Guinea	NL	Niederlande
BB	Barbados	GR	Griechenland	NO	Norwegen
BE	Belgien	HU	Ungam	NZ	Neusceland
BF	Burkina Faso	IE	Irland	PL	Polen
BG	Bulgarien	ΙΤ	Italien	PT	Portugal
BJ	Benin	JР	Japan	RO	Ruminien
BR	Brasilien	KE	Kenya	RU	Russische Föderation
BY	Belarus	KG	Kirgisistan	SD	Sudan
CA	Kanada	KP	Demokratische Volksrepublik Korea	SE	Schweden
CF	Zentrale Afrikanische Republik	KR	Republik Korea	SG	Singapur
CG	Kongo	KZ	Kasachstan	SI	Slowenien
CH	Schweiz	u	Liechtenstein	SK	Slowakei
CI	Côte d'Ivoire	LK	Sri Lanka	SN	Senegal
CM	Kamerun	LR	Liberia	SZ	Swasiland
CN	China	LK	Litauen	TD	Tschad
CS	Tschechoslowakei	LU	Luxemburg	TG	Togo
CZ	Tschechische Republik	LV	Lettland	TJ	Tadschikistan
DE	Deutschland	MC	Monaco	TT	Trinidad und Tobago
DK	Dānemark	MD	Republik Moldau	UA	Ukraine
EE	Estland	MG	Madagaskar	UG	Uganda
ES	Spanien	ML	Mali	US	Vereinigte Staaten von Amerika
FI	Finnland	MN	Mongolei	UZ	Usbekistan
FR	Frankreich	MR	Mauretanien	VN	Vietnam
GA	Gabon	MW	Malawi		

### INTERNATIONAL SEARCH REPORT

Inte. Jonal Application No PCT/DE 96/02194

A. CLASSIFICATION OF SUBJECT MATTER IPC 6 H01L23/498 H01L23/495 H01L23/538 G06K19/077 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) HO1L GO6K IPC 6 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. US 5 140 404 A (FOGAL RICH ET AL) 18 X 1,3-6.8 August 1992 \*in particular, see figures 3, 4 with the corresponding description as well as column 3, line 58 - column 4. line 31\* Y 7,11,12 US 5 221 642 A (BURNS CARMEN D) 22 June X 1,3,6,8 \*in particular, see figures 2a-c, 6a-c, 9-11, 13-15 with the corresponding description as well as column 2, line 24 - column 4, line 36\* Y 7,11,12 X Further documents are listed in the continuation of box C. Patent family members are listed in annex. Special categories of cited documents: "I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the "A" document defining the general state of the art which is not considered to be of particular relevance invention earlier document but published on or after the international "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to filing date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) mvolve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but in the art. later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 1 1 -06-1997 5 May 1997 Name and mailing address of the ISA Authorized officer European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Wolfrum, H Fac (+31-70) 340-3016

# INTERNATIONAL SEARCH REPORT

Inte. Jonal Application No PCT/DE 96/02194

	PCT/DE 96/02194				
(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT					
ategory "	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.			
(	US 5 304 842 A (FARNWORTH WARREN M ET AL) 19 April 1994 *in partaicular, see figure 1 with the corresponding description; column 1, line 67 - column 2, line 3;	1-6,9, 10,13			
<b>,</b>	column 5, lines 23-34*	7,11,12			
(	US 5 227 232 A (LIM THIAM B) 13 July 1993 *in particular, see figures 2, 4 with the correspond-	1,3-6,9			
,	ing description as well as column 2, lines 3-21*	7,11,12			
(	EP 0 513 521 A (IBM) 19 November 1992 *in particular, see figures 1, 3, 4 with ccrresponding description as well as column 4, lines 15-20*	1-6,9			
′		7,11,12			
′	PATENT ABSTRACTS OF JAPAN vol. 014, no. 235 (M-0975), 18 May 1990 & JP 02 062297 A (MATSUSHITA ELECTRIC IND CO LTD), 2 March 1990, see abstract; figures 1-5	7,11,12			
١	US 4 699 842 A (JORGENSEN JENS L ET AL) 13 October 1987 see abstract as well as column 3, lines 15-54	2			
۹	DE 42 32 625 A (SIEMENS AG) 31 March 1994 cited in the application see the whole document	1,3,4,9			
	•				
	•				